小测验

1、多选题：
‍请问如下哪些公司为Foundry？‍
选项：
A: tsmc
B: SMIC
C: UMC
D: 华虹
答案: 【 tsmc;
SMIC;
UMC;
华虹】

2、多选题：
‎请问哪些公司为fabless？‍
选项：
A: 华为海思
B: 英特尔
C: 高通
D: AMD
答案: 【 华为海思;
高通;
AMD】

3、多选题：
‍请问哪些公司为EDA公司？‎
选项：
A: Synopsys
B: Cadence
C: Mentor
D: 华大九天
答案: 【 Synopsys;
Cadence;
Mentor;
华大九天】

4、多选题：
‍哪些语言通常可以用于数字芯片验证环节？‍
选项：
A: VerilogHDL
B: C++
C: System Verilog
D: C
答案: 【 VerilogHDL;
C++;
System Verilog;
C】

5、多选题：
​哪些环节属于数字后端范凑？​
选项：
A: Floor Plan
B: Placement 
C: CTS
D: Routing
答案: 【 Floor Plan;
Placement ;
CTS;
Routing】

随堂测验

1、单选题：
​ 请问下列工具中哪个工具不支持RTL级代码仿真？​
选项：
A: VCS
B: Modelsim
C: NC-verilog
D: LEDA
答案: 【 LEDA】

2、单选题：
​请问数字芯片设计中“逻辑综合阶段”主要作用是？‌
选项：
A: 将RTL代码转化为门级网表
B: 完成功能仿真
C: 完成时序仿真
D: 完成布局布线
答案: 【 将RTL代码转化为门级网表】

3、多选题：
‎请问目前可以完成布局布线的EDA工具主要包括哪些？‎
选项：
A: ICC2
B: Encounter 
C: ICC
D: Innovus
答案: 【 ICC2;
Encounter ;
ICC;
Innovus】

4、填空题：
‌请问相比静态时序分析，动态仿真的主要缺点是什么？‏
答案: 【 时间长，测试向量难以把功能点覆盖全面】

5、填空题：
‍请问逻辑综合重点关注的指标是？‏
答案: 【 时序，面积，功耗】

RTL代码可综合风格测验

1、判断题：
‍代码中所有reg都会被综合为寄存器。&rl